としし14 ・3ガと1日 -14時じ0ガー

VU. UU94 P. 51/53



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 59175133 A

(43) Date of publication of application: 03.10.84

(51) Int. CI

H01L 21/66 G01R 31/28 H01L 27/04 H03K 19/20

(21) Application number: 58048240

(22) Date of filing: 23.03.83

(71) Applicant:

**NEC CORP** 

(72) Inventor:

KAMIYAMA TOSHIHIRO


## (54) INTEGRATED LOGIC CIRCUIT

## (57) Abstract:

PURPOSE: To enable to realize it for internal observation signals to output to the outside without being accompanied with the increasing of the number of external output terminal by a method wherein a scanning-out signal and the internal observation signals are constituted together in such a way as to changeover output to the outside from the same terminal in response to change-over signals.

CONSTITUTION: An integrated logic circuit is composed of a combinational circuit 2 consisting of a decoder, an encoder, a comparator, etc., and a scanning callipers consisting of switches S1WS24, flip-flops F1WF24, a multiplexor 3 and a test output terminal T0. The multiplexor 3 changeover-outputs internal observation signals K1WK7 at seven places selected from among important places in the combinational circuit 2 and a scanning-out signal SCO to the test output terminal T0 in response to three change-over signals M1WM3. Integrated logic circuits 5W7 usually output input data ND11WND13 to the multiplexer 3 as change-over signals M1WM3 respectively.

COPYRIGHT: (C)1984,JPO&Japio



NV. UU34

# (9 日本国特許庁 (JP)

# OD 特許出願公願

# <sup>®</sup> 公開特許公報 (A)

昭59—175133

னிnt. Cl.3

識別記号

庁内整理番号 6851-5F

②公開 昭和59年(1984)10月3日

H 01 L 21/66 G 01 R 31/28 H 01 L 27/04 H 03 K 19/20

7807-2G 8122-5 F 8124-5 1

発明の数 1 審査請求 未請求

(全 5 頁)

## ❷論理集積回路

20特

87758-48240

移田

昭58(1983) 3 月23日

仍免 明 神山敏店 東京都港区芝五丁目33番1号日 本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

②代 理 人 弁理士 内原晋

# 1. 発明の名称 **新草集我回路**

### 2. 特許請求の範囲

(I) 組合せ関路を含みスキャンパスを備えた論理 集積回路にかいて、

前記スキャンパスからのスキャンアゥト信号 と前記組合せ回路の少なくとも1つの内部機能 信号とを切替え信号に応答して同一端子から外 都に切り替え出力するための切替え手段と、

前記切替え信号を前記切替え手型に予め供給 する勿替え信号供給手設

とを設けたことを特徴とする論理集長回路。 (2) 新記切替え信号を前配組合せ回路の少なくと 61つの入力領子に印加する信号とスキャンモ ード推定信号とに基づいて発生して保持し供給 するようにしたことを特徴とする特許請求の範 **西第(1)項記載の論理集表回路。** 

## 3. 発明の詳細な説明

本発明は論思集徴回路、特に、組合せ回路を含 **タスキャンパスを備えた胎型集費即略に関する。** 

近年、論應集積回路の集積化が開着化し、複雑 な動産機能が高密度に集積化できるようになった 反面、御路の複雑さかよび集積回路の入出力増子 数の割約等により、大規模な論選条模固路の故障 のテストは一層困難になっている。とのため、と のようた論型集積四路には故障のテストが容易に なるように、予め論濫集教師路の構成に工央をし てかくことがある。

従来のとの種の論思集質回路は、過常の服序回 路動作のために内部記憶煮子として存在するフリ ップフロップヤレジスタを相互に接続して構成し たシフトレジスタ(スキャンパス)を含み、順序 国路を組合せ国路(デコーダ,エンコーダ,コン パレータ。マルナブレクサ勢からなる)と分離し てアストするととを可能にしている。テスメから 被試験論理集技図路にピット直列で供給されたス キャンデータは、スキャンパスを経由してテスタ

特別以59-175133 (2)

に出力され、との出力データがスキャンデータに 対する期待値データと比較されることにより、論 理集務回路のテストを行なり。

とのような従来構成においては、テストをスキャンパスのみを使用して行立っているため、スキャンパスに接続可能なフリップファップヤレジスタ類しかテストできないという第1の欠点がある。また、スキャンパスと通常動作時のノーマルパスとでは信号の通過するゲートが長なるため、通常動作時には長常でもテスト時には正常と判定される場合があり、不良原因や不良個所の摘出が困難になることがあるという第2の欠点がある。

とれら第1の欠点かよび第2の欠点を除去する ために、テストをスキャンパスのみに割らず、固 路内部に多数の観測点を設定し、との観測点にか ける信号を観測するととにより、不良原因や不良 個所の摘出かよび動作所析を行なりべく、論理集 復回路に外部出力畑子を設けるととは容易に考え られる。しかしながら、このよりな安易を構成で は、当然ピンネックという原知な問題を招来する

- 8 -

モード指定信号8 Mと、スキャンデータ8 Dと、スキャンタロック8 Cと、3 個の通常クロック N C L 1 , N C L 2 シよびN C L 3 と、8 個の通常人力データN D I 1 , N D I 2 , N D I 3 …… N D I 8 と、1 2 個の通常入力制即信号N C I 1 , N C I 2 , N C I 3 …… N C I 1 2 の入力を行なわせるための各場子からなる。また、合計 I 2 個の出力信号増子は、8 個の通常出力データN D O 1 , N D O 2 , N D O 3 …… N D O 8 と、1 0 個の通常出力制制信号N C O 1 , N C O 2 , N C O 3 …… N C O 1 0 の出力を行なわせるための各場子シよびテスト出力場子TOからなる。

L8IIの静緑田を示す第2回を参照すると、 本実施例は組合や田路でと、マルナブレタサると、 インパータイと、3個の論理検回路5,6かよび 7と、24個のフリップフロップ(PP)PI, P2,P3……P24と、48個のスイッナ(8W) 8I,82,83……848とから核皮をれているととがわかる。

組合せ回路では、デコーダ,エンコーダ,コン

ととになる.

本発明の目的は、外部出力増子の増数を停なう ととなく、内部観測信号を外部に取り出すことが できるようになる論理集積回路を提供するととに ある。

本発明の集積回路は、組合社回路を含みスキャンパスを備えた論理集積節路において、

前配スキャンパスからのスキャンアウト信号と 前配組合せ回路の少なくとも1つの内部観測信号 とを切替え信号に応答して同一塊子から外部に切 り替え出力するための切替え手段と、

前記切替え信号を前記切替え手段に予め供給する切替え信号供給手段

とを設けたととを停取とする。

次に本発明について國面を参照して評細に説明

本発明の一実施例を示す第1関にかいて、本実施例は26個の入力信号菓子と、19個の出力信号菓子とを備えた大規模験理集費回路(LSI)Iである。合計26個の入力信号菓子は、スキャン

- 4 -

パレータ、マルテブレタサ等から構成されている。 また、スイッナ81~824と、フリップフロッ プP1~P24と、マルテブレタサ3と、テスト の出力婦子TOとでスキャンパスを構成している ととがわかる。マルチブレタサ3は組合せ四路2 の内部要所のうちから過定された7個所の内部観 間低号K1~K7とスキャンナクト信号8COと を3個の切替え信号M1~M3に応答してテスト 出力婦子TOに切り替え出力する。

第3回はスイッテ81~848の詳細図を示す。本図により、スイッテ81~848の各々は2個の論理表図路8かよび9と、インパータ10と、論理和図路11とから構成されていることがわかる。スイッテ81~824の入力増子12にはスキャンデータ8D(スイッテ81のみ)または前段のフリップフロップド1~ド28の出力データ機子(Q購子)出力(スイッテ824)が入力し、入力増子13には通常入力データNDI1(スイッテ81)または通常入力データNDI1

特別昭59-175133(3)

(スイッチ83) または組合せ個路2からの出力 (スイッチ84~824)か入力し、入力帽子14 にはスキャンモード指定信号BMが入力し、出力 増子15は同じ歓のフリップフロップの入力デー が第子(D増子)に接続されている。スイッチ825 ~848の入力増子12にはスキャンタロックSC が入力し、入力増子13には通常クロックNCL1 (スイッチ828~327)または通常クロック NCL2(スイッチ828)または通常クロック NCL3(スイッチ828)を大は通常クロック NCL3(スイッチ828~848)が入力し、 入力増子14にはスキャンモード指定信号BMが 入力し、出力増子15は同じ欧のフリップフロッ

したがって、スキャンモード指定信号SMが除る。0°のとをには、入力増子13に入力する信号が出力増子15に残われるようになるため、スイッチ81,82,83,84~824,825~827,828からはそれぞれ通常入力データNDI1,通常入力データNDI2,通常入力データNDI3,銀合せ回路

TO に得られる信号は通常入力データNDII~ NDI3との対応が付かないため無意味である。

- 7 -

有意な内部製剤信号K1~K7をテスト出力増 子TOに得るためには、免ず、スキャンモード指 定信号8Mを論理"0"に設定し、かつ通常クロックNCL1のみを印加して、通常入力データ NDI1~NDI3として内部観測信号K1~K7 に対応する彼を外部から供給する。通常入力データNDI1~NDI3の3ビットの2位データ001~111がそれぞれ内部観測信号K1~K7に対応する。

通常入力データNDII~NDI 3 はそれぞれ スイッチ回路 8 1~8 3 経由でフリップフロップ ド1~F 3 化入力し、スイッチ回路 8 2 5~8 2 7 経由でフリップフロップF 1~F 3 化供給される 通常入力クロックNC D 1 化応答してセットされ る。フリップフロップF 1~F 3 の各出力はそれ ぞれ験題鉄 3 略 5~7 から切着た信号M 1~M 3 として出力し、マルテプレタサ 3 に供給される。 次に、通常クロックNC D 2 かよびNC D 3 と、 2の出力、通常クロックNCL1、通常クロックNCL1、通常クロックNCL3が出力されることになる。また、スキャンモード指定信号8Mが輸頭。I のときには、入力増子12に入力する信号が出力増子15に現われるようになるため、スイッテ81、82~824かよび825~848からはそれぞれスキャンデータ8D、前段のフリップフロップのQ強子出力かよびスキャンクロック8Cが出力されることになる。

をて、本LBI1に通常動作を行わせるとをには、スキャンモード指定信号SMは論理 0 mに設定される。LSI1は通常入力データNDI1
~NDI8と通常入力制和信号NCI1~NCI12とに基づき、通常タロックNCL1~NCL8に店谷して動作し、との動作の結果を通常出力データNDOI~NDO8と通常出力制和信号NCO1~NCO10として出力する。とのとき論理規則路5~7からはそれぞれ通常入力データNDI1
~NDI3をそれぞれ初替信号M1~M3としてマルナブレタサるに出力するが、テスト出力増子

- 8 -

通常入力データNDI1~NDI8と、通常入力 制御信号NCI1~NCI12と七外部から供給 して、LBIIに通常動作を行なわせる。このと き、逸常クロックNCLIは印加されないため、 フリップフロップF1~F3にも供給される通常 入力データNDI1~NDISはフリップフロッ プア1~アミにセットされず、したかって先に設 定された勿替え信号M1~M3が変化するととは ない。 L8I1の通常動作に応答して、内部観測 信号K 1 ~K 2 がマルナプレクサ 3 に供給される。 マルナブレクサるは、とれらの内部観測信号K 1 ~K~のりちから、既に供給されている勿昔え信 号MI~M8に基づいて1つのみを選択し、テス ト出力増子TOに出力する。もちろん、通常出力 データNDO1~NDO8かよび通常出力制制信 号NCO1~NCO10も出力をれる。

とのようにして、アメト出力第子TOに1つの内部観測信号を得ると、次には、ふたたび通常クロックNCL1と、通常入力データNDI1~NDISを外部から供給して、別の切替え信号を

特制昭59-175133(4)

設定し、通常クロックNCL2かよびNCL3と、通常入力データNDI1~NDI3と、通常入力 創御信号NCI1~NCI12とを供給すれば、 別の内部観測信号を得るととができる。との操作 手版を繰り返せば、LSI1の放準診断のために 有効なデータを採集できる。

スキャンキード指定信号8Mを設理。1 \* 化すると、前述のようなスキャンパスが設立する。スキャンモード指定信号8Mはインパータ4により論理。0 \* 化反転して論理模回路8~7に入力するため、切替え信号M1~M3は000とたり、マルナブレクサ8はフリップフロップド24からのスキャンアウト信号8CQを選択し、テスト出力増子TOに出力できるようになる。との状態で、スキャンデータ8Dとスキャンタロッタ8Cとを供給すれば、通常のスキャンバス方式によるテストが可能になる。

本実的例の第1の効果は、切替え信号M1~M3 が通常入力データNDII~NDI3と同じ2値 データであるため、通常入力データNDI1~

-11-

第1回は本発明の一実施例を示し、第2回と第 3回とは本実施例の詳細図を示す。

1 ……大規模論選集表面略、2 ……組合ゼ回路、3 ……マルナブレタウ、4 , 1 0 ……インパータ、5 , 5 , 7 , 8 , 9 ……論理該回路、1 1 ……論型額回路、1 2 , 1 8 , 1 4 ……入力嫌子、1 5 ……出力幾子、P 1 ~ P 2 4 ……フリップフロップ、8 1 ~ 8 4 8 ……スイック 即路、8 M ……スキャンモード指定信号、8 D … … スキャンデータ、8 C ……スキャンタロッタ、T O ……テスト出力 場子、N C L 1 1 ~ N C L 1 2 ……通常人力データ、N D O 1 ~ N D O 8 ……通常人力データ、N C I 1 ~ N C I 1 2 ……通常人力制御信号、N C I 1 ~ N C I 1 0 ……通常出力制御信号、M 1 , M 2 , M 3 ……切等上信号、K 1 ~ K 7 ……内部額関信号、8 C O …… エキャンアット信号。

代章人 分理士 内 原



NDI8との対応がつき易いととてある。

本実施例の第2の効果は、切着え信号M1~M3 を発生させるための外部供給信号を通常動作時に も使用する外部入力塊子を利用して供給している ため、外部入力塊子の増加数を抑制することがで きるととである。


本実施例においては、切替え信号MI〜M3を 発生させるために、通常入力信号NDII〜NDI3 を直接にそれぞれスイッチ8I〜83に供給して いるが、組合せ四路2からスイッチ8I〜83に 供給するようにした実施例も容易に実現できる。


るられ、切替え信号M.1~M.3を外部から直接 化マルテプレクサ3に供給するようにしてもよい。

本発明によれば、以上のような構成の採用により、テスト出力協子を内部観測信号とスキャンアウト信号とを時分割出力するように使用できるため、外部出力強子の増数を伴なりととなく、内部観測信号を外部に取り出せるようになる。

### 4. 図面の簡単な説明

- 12-





字9四

# 持國昭59-175133(5)

